## **MEMORY CARD**

Publication number: WO02099742

Publication date: 2002-12-12

Inventor: MIZUSHIMA NAGAMASA (JP); TSUNEHIRO TAKASHI

(JP); TSUNODA MOTOYASU (JP); TANAKA TOSHIO (JP); KATAYAMA KUNIHIRO (JP); KIMURA KOUICHI

(JP); HATANO TOMIHISA (JP)

Applicant: HITACHI LTD (JP); MIZUSHIMA NAGAMASA (JP);

TSUNEHIRO TAKASHI (JP); TSUNODA MOTÒYÁSU (JP); TANAKA TOSHIO (JP); KATAYAMA KUNIHIRO (JP); KIMURA KOUICHI (JP); HATANO TOMIHISA (JP)

Classification:

- international: G06F21/00; G06F21/00; (IPC1-7): G06K19/073;

G06F12/14

- european: G06F21/00N9F

Application number: WO2002JP05236 20020529 Priority number(s): JP20010167617 20010604

### Also published as:

EP1396815 (A1) US2004177215 (A1) CN1505802 (A)

#### Cited documents:




JP5314013 JP8055200

Report a data error here

## Abstract of WO02099742

Security of a storage apparatus is increased. A memory card includes a flash memory chip, an IC card chip capable of executing security processing (encryption, decryption, etc.), and a control chip for controlling data read/write from/to the flash memory chip and the IC card chip in response to a request of the host.



111, ... met 177 contrét. Ciédest 137, ... princip moner 177 comman checuló 137, ... princip moner care 134, ... princip contillator 134, ... princip contillator 135, ... princip contrét. 137, ... princip contrét. 137, ... princip contrét. Carollo 137, ... princip contrét. Carollo 137, ... princip contrét. Carollo

Data supplied from the esp@cenet database - Worldwide

# (19) 世界知的所有権機関 国際事務局



# 

# (43) 国際公開日 2002 年12 月12 日 (12.12.2002)

**PCT** 

# (10) 国際公開番号 WO 02/099742 A1

(51) 国際特許分類7:

G06K 19/073, G06F 12/14

(21) 国際出願番号:

PCT/JP02/05236

(22) 国際出願日:

2002年5月29日(29.05.2002)

(25) 国際出題の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2001-167617 2001 年6 月4 日 (04.06.2001) JI

(71) 出願人 (米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD.) [JP/JP]; 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 水島 永雅 (MIZUSHIMA,Nagamasa) [JP/JP]; 〒215-0013 神奈川 県 川崎市 麻生区王禅寺1099番地 株式会社日立製 作所 システム開発研究所内 Kanagawa (JP). 常広隆 司 (TSUNEHIRO,Takashi) [JP/JP]; 〒215-0013 神奈川 県 川崎市 麻生区王禅寺1099番地 株式会社日立製 作所 システム開発研究所内 Kanagawa (JP). 角田 元 泰 (TSUNODA,Motoyasu) [JP/JP]; 〒215-0013 神奈川 県川崎市 麻生区王禅寺 1 0 9 9 番地 株式会社日立製作所 システム開発研究所内 Kanagawa (JP). 田中 紀夫 (TANAKA,Toshio) [JP/JP]; 〒212-0058 神奈川県 川崎市 幸区鹿島田 8 9 0 番地 株式会社日立製作所 金融システム事業部内 Kanagawa (JP). 片山国弘 (KATAYAMA,Kunihiro) [JP/JP]; 〒187-0022 東京都小平市上水本町五丁目 2 0番1号 株式会社日立製作所 半導体グループ内 Tokyo (JP). 木村 光一(KIMURA,Kouichi) [JP/JP]; 〒215-0013 神奈川県 川崎市麻生区王禅寺 1 0 9 9番地 株式会社日立製作所システム開発研究所内 Kanagawa (JP). 幡野 富久(HATANO,Tomihisa) [JP/JP]; 〒215-0013 神奈川県 川崎市麻生区王禅寺 1 0 9 9番地 株式会社日立製作所システム開発研究所内 Kanagawa (JP).

- (74) 代理人: 浅村 皓 , 外(ASAMURA, Kiyoshi et al.); 〒 100-0004 東京都 千代田区 大手町 2 丁目 2 番 1 号 新 大手町ピル 3 3 1 Tokyo (JP).
- (81) 指定国 (国内): CN, JP, KR, US.
- (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).


添付公開書類:

— 国際調査報告書

/続葉有/

(54) Title: MEMORY CARD

(54) 発明の名称: 記憶装置



123...MMC I/F CONTROL CIRCUIT

122...FLASH MEMORY I/F CONTROL CIRCUIT

130...FLASH MEMORY CHIP

124...CLKO OSCILLATOR

125...VCC2 GENERATOR

126...VCC2 CONTROL CIRCUIT

127...CLK2 CONTROL CIRCUIT

128...IC CARD I/F CONTROL CIRCUIT

(57) Abstract: Security of a storage apparatus is increased. A memory card includes a flash memory chip, an IC card chip capable of executing security processing (encryption, etc.), and a control chip for controlling data read/write from/to the flash memory chip and the IC card chip in response to a request of the host.

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

本発明は、記憶装置のセキュリティを向上することを目的とする。そして、本発明は、フラッシュメモリチップと、セキュリティ処理(暗号化や復号化等)を実行可能なICカードチップと、ホストからの要求に応じて、フラッシュメモリチップ及びICカードチップへのデータの読み書きを制御するコントローラチップとを備える。

1

# 明 細 書

# 記憶装置

# 5 技術分野

本発明は、セキュリティ機能を搭載した記憶装置及びその記憶装置が挿入可能なホスト機器及びその記憶装置が挿入されたホスト機器に係り、特に、電気的に消去可能な不揮発性メモリ(例えば、フラッシュメモリ)を有するメモリカード及びそのメモリカードが挿入可能なホスト機器及びそのメモリカードが挿入されたホスト機器に関する。

# 背景技術

ICカードは、プラスチックカード基板中にIC(集積回路)チップを埋め込んだものであり、その表面にICチップの外部端子を持つ。ICチップの外部端子には電源端子、クロック端子、データ入出力端子などがある。ICチップは、15 接続装置が外部端子から電源や駆動クロックを直接供給することによって動作する。ICカードは外部端子を通して端末機などの接続装置との間で電気信号を送受信することにより、接続装置と情報交換をおこなう。情報交換の結果として、ICカードは計算結果や記憶情報の送出、記憶情報の変更をおこなう。ICカードは、これらの動作仕様に基づいて、機密データ保護や個人認証などのセキュリティ処理を実行する機能を持つことができる。ICカードは、クレジット決済やバンキングなど機密情報のセキュリティが必要とされるシステムにおいて、個人識別のためのユーザデバイスとして利用されている。

セキュリティシステムにおいて利用されるICカードは、秘密情報を用いて演算を行う際に、その秘密情報あるいはその秘密情報を推定できるような情報を外25 にもらさないように設計される必要がある。すなわち、耐タンパ性を持つことが必要とされる。このような外にもらしてはならない秘密情報を解析する攻撃方法としては、タイミング解析、電力差分解析、故障利用解析などが知られている。

タイミング解析は、暗号処理時間が秘密情報の内容に依存して異なる場合、その時間差を統計的に解析して秘密情報を推定する攻撃法である。暗号アルゴリズ

WO 02/099742

ムを実装する際、処理時間の短縮やプログラムサイズの縮小を目的として、秘密情報の内容に依存して不要処理をスキップしたり分岐処理を行ったりするような最適化を適用することがある。このような最適化を適用すると、暗号処理時間が秘密情報の内容に依存して異なる。そのため処理時間を見ることで秘密情報の内容を推定できる可能性がある。

電力差分解析は、暗号処理の実行中にICカードの電源端子から供給される電力を測定し、そこから消費電力の差分を解析することにより秘密情報を推定する 攻撃法である。

故障利用解析は、ICカードの計算誤りを利用した攻撃法である。ICカード に一過性の故障あるいは他の機能に影響を与えない範囲の限定的な障害を与え、 ICカードに攻撃者の望む異常な処理を行わせる。ICカードに高電圧を加えた り、瞬間的にクロック周波数や駆動電圧を変動させることにより故意にエラーを 発生させた場合、その結果得られる誤った計算結果と正しい計算結果から秘密情報が得られる可能性がある。

15 I Cカードは、実用上、これらの攻撃法に対する対策手段を持たなければならない。

## 発明の開示

本発明の第1の目的は、セキュリティを向上した記憶装置を提供することである。

- 20 本発明の第2の目的は、製造が簡略化された記憶装置を提供することである。 第1の目的を達成するために、本発明は、データを記憶可能なメモリと、データを記憶可能でかつデータのセキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに基づいて、メモリと処理装置とを制御するコントローラとを備える。
- 25 第1の目的を達成するために、本発明は、フラッシュメモリチップと、コントローラと、外部端子と、ICチップとを備え、ICチップのグランド端子は外部端子に接続され、ICチップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、コントローラに接続される。

第2の目的を達成するために、データを記憶可能なフラッシュメモリチップと、

フラッシュメモリチップへのデータの読み書きを制御するコントローラと、IC チップとを備え、ICチップは、認証機関によって予め認証された後に搭載される。

本発明の他の目的、特徴及び利点は添付図面に関する以下の本発明の実施例の 5 記載から明らかになるであろう。

## 図面の簡単な説明

WO 02/099742

第1図は、本発明を適用したMMCの内部構成を示す図である。

第2図は、本発明を適用したMMCのホスト機器の内部構成、およびホスト機器とMMCとの接続状態を示す図である。

第3図は、ICカードチップのコールドリセット時の信号波形を示す図である。 第4図は、ICカードチップのウォームリセット時の信号波形を示す図である。 第5図は、ICカードチップのICカードコマンド処理時の信号波形を示す図 である。

第6図は、ICカードチップの非活性化時の信号波形を示す図である。

15 第7図は、ホスト機器によるMMCへのアクセスを示したフローチャートであ る。

第8図は、ICカード制御パラメータとそれに対応するICカードへの処理内容を示す図表である。

第9図は、ICカードチップに対する第1次ICカード初期化の詳細なフロー 20 チャートである。

第10図は、ICカードチップに対する第2次ICカード初期化の詳細なフローチャートである。

第11図は、非活性状態のICカードチップに対するICカード初期化時の信号波形を示す図である。

25 第12図は、活性状態のICカードチップに対するICカード初期化時の信号 波形を示す図である。

第13図は、ICカードチップによるセキュリティ処理の詳細なフローチャートである。

第14図は、セキュリティ処理要求ライトコマンドを処理するときの信号波形

とフラッシュメモリチップアクセスを示す図である。

第15図は、ICカードチップによるセキュリティ処理実行時の信号波形とフラッシュメモリチップアクセスの一例を示す図である。

第16図は、セキュリティ処理結果リードコマンドを処理するときの信号波形 5 とフラッシュメモリチップアクセスを示す図である。

第17図は、インタフェース直通モードにおけるMMC外部端子とICカードチップ外部端子の対応関係を示す図である。

第18回は、インタフェース直通モードへ移行する処理とインタフェース直通 モードから復帰する処理のフローチャートである。

10 第19図は、インタフェース直通モードへ移行する処理時の信号波形を示す図である。

第20図は、インタフェース直通モードから復帰する処理時の信号波形を示す 図である。

第21図は、フラッシュメモリチップの内部構成を示す図である。

15 第22図は、本発明を適用したMMCの内部構成を簡単に示す図である。

第23図は、本発明を適用したMMCをコンテンツ配信に応用した例を示す図である。

第24図は、本発明を適用したSDカードの内部構成を簡単に示す図である。

第25図は、本発明を適用したメモリースティックの内部構成を簡単に示す図 20 である。

第26図は、本発明のICカードチップの内部構成を示す図である。

第27図は、セキュリティ処理要求とセキュリティ処理結果の各データフォーマットの一例を示す図である。

発明を実施するための最良の形態

25 以下、本発明の一実施形態について説明する。

図22は、本発明を適用したMulti Media Card

(Multi Media CardはInfine on

Technologies AGの登録商標である。以下、「MMC」と略記する。)の内部構成図を簡単に表したものである。MMC110は、Multi

Media Card仕様に準拠するのが好ましい。MMC110は、外部に接 続したホスト機器220がMulti Media Card仕様に準拠したメ モリカードコマンドを発行することによって、機密データ保護や個人認証などに 必要な暗号演算をおこなうセキュリティ処理機能を持つ。ホスト機器220は、 5 例えば、携帯電話、携帯情報端末 (PDA)、パーソナルコンピュータ、音楽再 生(及び録音)装置、カメラ、ビデオカメラ、自動預金預払器、街角端末、決済 端末等が該当する。MMC110は、MMC外部端子140、コントローラチッ プ120、フラッシュメモリチップ130、ICカードチップ150を持つ。フ ラッシュメモリチップ130は、不揮発性の半導体メモリを記憶媒体とするメモ 10 リチップであり、フラッシュメモリコマンドによりデータの読み書きができる。 MMC外部端子140は7つの端子から構成され、外部のホスト機器220と情 報交換するために、電源供給端子、クロック入力端子、コマンド入出力端子、デ ータ入出力端子、グランド端子を含む。コントローラチップ120は、MMC1 10内部の他の構成要素(MMC外部端子140、フラッシュメモリチップ13 0、ICカードチップ150)と接続されており、これらを制御するマイコンチ 15 ップである。ICカードチップ150は、ICカードのプラスチック基板中に埋 め込むためのマイコンチップであり、その外部端子、電気信号プロトコル、コマ ンドはISO/IEC7816規格に準拠している。ICカードチップ150の 外部端子には、電源供給端子、クロック入力端子、リセット入力端子、 I / O入 20 出力端子、グランド端子がある。コントローラチップ120は、ICカードチッ プ150の外部端子からICカードチップ150にICカードコマンドを発行す ることによって、外部のホスト機器220から要求されたセキュリティ処理に必 要な演算をおこなう。

図26は、本発明のICカードチップの内部構成を示す図である。ICカード25 チップ150は、演算処理を行うためのCPU (マイコン) 158と、データ (プログラムを含む。)を記憶するためのROM (Read Only Memory) 159と RAM (Random Access Memory) 160とEEPROM (Electrically Erasable Programmable ROM) 162と、暗号/復号に関する処理を行うための 暗号コプロセッサ163と、外部とデータを送受信するためのシリアルインター

5

フェース161とを備え、それらは、バス164によって接続される。そして、その暗号コプロセッサ163によって、ホスト機器220からのコマンドに応じて、ICカードチップ150自らが、セキュリティ処理を実行することが可能である。尚、暗号コプロセッサ163 (ハードウェア)の替わりに、プログラム(ソフトウェア)に従ってCPU158がセキュリティ処理を実行してもよい。一方、フラッシュメモリチップ130には、記憶素子を備えるが、マイコンは存在しない。セキュリティ処理は、例えば、ICカードチップ150内の記憶領域にデータが書き込まれるとき、又は、ICカードチップ150内の記憶領域か

らデータが読み出されるときに実行される。ICカードチップ150のEEPR OMの記憶容量は、フラッシュメモリチップ130の記憶容量より小さい。但し、ICカードチップ150のEEPROMの記憶容量は、フラッシュメモリチップ130の記憶容量と同じでもよいし、大きくてもよい。

ICカードチップ150には、セキュリティ評価基準の国際標準であるISO / IEC15408の評価・認証機関によって認証済みである製品を利用する。

15 一般に、セキュリティ処理をおこなう機能を持つICカードを実際の電子決済サービスなどで利用する場合、そのICカードはISO/IEC15408の評価・認証機関による評価と認定を受ける必要がある。MMCにセキュリティ処理をおこなう機能を追加することによってMMC110を実現し、それを実際の電子決済サービスなどで利用する場合、MMC110も同様にISO/IEC154
20 08の評価・認証機関による評価と認定を受ける必要がある。本発明によれば、MMC110は、評価・認証機関によって認証済みのICカードチップ150を内蔵し、そのICカードチップ150を利用してセキュリティ処理をおこなう構造を持つことにより、セキュリティ処理機能を得る。したがって、MMC110はISO/IEC15408に基づくセキュリティ評価基準を容易に満足することができる。

MMC110は、Multi Media Card仕様に準拠した外部インタフェースを持つのが好ましい。MMC110は、一種類の外部インタフェースを通じて、標準メモリカードコマンド(フラッシュメモリチップ130ヘアクセ

スするためのコマンド)に加えて、セキュリティ処理を実行するコマンドを受け付ける必要がある。コントローラチップ120は、MMC110が受信したコマンドが標準メモリカードコマンドであるか、セキュリティ処理を実行するコマンドであるかによって、アクセスすべきチップを選択し、コマンド処理を分配する 機能を持つ。本発明によれば、標準メモリカードコマンドを受信したならば、フラッシュメモリチップ130を選択し、これにフラッシュメモリコマンドを発行してホストデータを読み書きできる。また、セキュリティ処理を実行するコマンドを受信したならば、ICカードチップ150を選択し、これにICカードコマンドを発行してセキュリティ処理を実行することができる。

10 I Cカードチップ150の外部端子は、グランド端子を除いて、電源供給端子、 クロック入力端子、リセット入力端子、I / O入出力端子がコントローラチップ 120に接続されている。

コントローラチップ120は、電源供給端子、クロック入力端子を通して、I Cカードチップ150への電源供給、クロック供給を制御する。本発明によれば、 15 ホスト機器220からセキュリティ処理を要求されないときには、ICカードチップ150への電源供給やクロック供給を停止させることができ、MMC110 の電力消費を削減することができる。

電源供給されていないICカードチップ150を、ICカードコマンドを受信できる状態にするには、まず、ICカードチップ150に電源供給を開始し、リセット処理(クロック供給の開始を含む)を施すことが必要である。例えば、コントローラチップ120は、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、電源供給端子を通してICカードチップ150への電源供給を開始してもよい。あるいは、コントローラチップ120は、セキュリティ処理を実行しないときもICカードチップ150への電源供給を維持しておき、MMC110がホスト機器220からセキュリティ処理を実行するコマンドを受信したのを契機に、リセット入力端子を通してICカードチップ150のリセット処理をおこなってもよい。本発明によれば、コントローラチップ120は、セキュリティ処理を実行するコマンドを受信するまでICカードチップ150への電源とクロック両方の供給、あるいはクロック供給のみ

を停止させておくことができる。したがって、MMC110の電力消費を削減することができる。ICカードチップ150がスリープモードの動作をサポートしている場合は、セキュリティ処理を実行していない時にクロック供給のみを停止するだけでも電力消費を大幅に削減できる。これはISO/IEC7816-3規格により、電源電圧3VでのICカードの電気特性は、通常動作状態で最大50mA、クロック停止状態で最大0.5mAと規定されているためである。なお、スリープモードとは、クロック供給を止めても電源さえ供給していれば、ICカードチップ150の内部状態(コアCPUのレジスタやRAMに保持されたデータ)が保存される動作モードである。

- 10 コントローラチップ120は、ICカードチップ150のクロック入力端子を 通してICカードチップ150に供給するクロック信号をMMC110内部で発 生し、その周波数、供給開始タイミング、供給停止タイミングを制御する機能を 持つ。本発明によれば、MMC外部端子140のクロック入力端子のクロック信 号と無関係にすることができるため、ホスト機器220によるタイミング解析、
- 15 電力差分解析、故障利用解析と呼ばれる攻撃法に対してセキュリティが向上する。 図21は、フラッシュメモリチップ130の詳細な内部構成を表している。フラッシュメモリチップ130は、ホストデータ領域2115と管理領域2110とを含む。ホストデータ領域2115は、セクタ単位に論理アドレスがマッピングされている領域であり、ホスト機器220が論理アドレスを指定してデータを 読み書きできる領域である。ホストデータ領域2115は、ユーザファイル領域2130とセキュリティ処理アプリケーション領域2120とを含む。ユーザファイル領域2130は、ユーザが自由にファイルデータを読み書きできる領域である。セキュリティ処理アプリケーション領域2120は、ホスト機器220がセキュリティ処理アプリケーション領域2120は、ホスト機器220がセキュリティ処理アプリケーションに必要なデータを格納する領域であり、ユー ザが不正にアクセスしないように、ホスト機器220のセキュリティ処理アプリケーションに必要なデータを格納する行域であり、ユー でが不正にアクセスしないように、ホスト機器220のアプリケーションプログラム、そのアプリケーション専用のデータ、セキュリティ処理に使用される証明書など(例えば、電子決済ア

プリケーションプログラム、電子決済ログ情報、電子決済サービス証明書など)

が可能である。本発明によれば、MMC110が、ホスト機器220がセキュリティ処理をおこなう上で使用するデータをホスト機器220の代わりに格納するため、ホスト機器220にとって利便性が向上する。一方、管理領域2110は、コントローラチップ120がICカードチップ150を管理するための情報を格 納する領域である。管理領域2110は、ICカード制御パラメータ領域2111、ICカード環境設定情報領域2112、CLK2設定情報領域2113、セキュリティ処理バッファ領域2114、セキュリティ処理ステータス領域2116とを含む。2111~2116の領域の詳細な使用法については後述する。

コントローラチップ120は、フラッシュメモリチップ130の管理領域21 10 10のセキュリティ処理バッファ領域2114を、ICカードチップ150でセ キュリティ処理を実行する際のメインメモリまたはバッファメモリとして利用す る。ホスト機器220がセキュリティ処理を実行するコマンドによりMMC11 0にアクセスした際に、MMC110がホスト機器220からICカードチップ 150に一度に送信できないほどの大きなサイズのセキュリティ関連データを受 信したならば、コントローラチップ120はフラッシュメモリチップ130への アクセスを選択し、そのデータを十分な容量を持つセキュリティ処理バッファ領 域2114に一時的に格納する。ICカードチップ150に一度に送信できない ほどのサイズは、ICカードコマンドの許容データサイズ(例えば、255バイ ト又は256バイト)を超えるサイズである。そして、コントローラチップ12 ○はそれをICカードチップ150に送信できるサイズのデータに分割し、分割 20 データをフラッシュメモリチップ130から読み出し、段階的に I Cカードチッ プ150に送信する。つまり、分割されたデータの読み出し、書き込みを繰り返 す。本発明によれば、ホスト機器220にとって、大きなサイズのセキュリティ 関連データを扱うことができるので、セキュリティ処理の利便性が向上する。

25 上記のセキュリティ処理バッファ領域2114を含む管理領域2110は、ホスト機器220が不正にアクセスしてセキュリティ処理を解析することができないように、コントローラチップ120により物理的にホストアクセス制限がかけられている。つまり、管理領域2110はホスト機器220が直接データを読み書きできない。本発明によれば、ホスト機器220がセキュリティ処理バッファ

領域2114の内容を自由に読み出したり改ざんすることができないため、セキュリティ処理の信頼性や安全性が向上する。

図23は、MMC110を利用したセキュリティ処理の一例として、コンテンツ配信のセキュリティ処理を表したものである。コンテンツプロバイダ2310は、MMC110を所有するユーザにコンテンツ2314を販売する業者である。ホスト機器220は、この例では、コンテンツプロバイダ2310とネットワークなどを介して接続することができる端末機である。ユーザはMMC110をホスト機器220に接続してコンテンツ2314を購入する。以下、その手順を説明する。

10 まず、ホスト機器220はMMC110に、フラッシュメモリチップ130に 格納されたユーザ証明書2321を読み出すコマンドを発行する。MMC110 のコントローラチップ120は、フラッシュメモリチップ130のセキュリティ 処理アプリケーション領域2120に格納されたユーザ証明書2321を読み出 し、それをホスト機器220に送信する。そして、ホスト機器220はそれをコ 15 ンテンツプロバイダ2310に送信する。コンテンツプロバイダ2310はユー ザ証明書2321につけられたデジタル署名を検証する(2311)。検証が成 功したならば、乱数発生器によりセッション鍵を生成し(2312)、それをユ ーザ証明書2321から抽出したユーザ公開鍵によって暗号化する(2313)。 さらに、コンテンツ2314をそのセッション鍵によって暗号化する(231 5)。コンテンツプロバイダ2310はステップ2313の結果をホスト機器2 20 20に送信する。ホスト機器220は、ステップ2313の結果をユーザ秘密鍵 2322によって復号するセキュリティ処理を要求するコマンドを、MMC11 0に発行する。コントローラチップ120は、ステップ2313の結果をユーザ 秘密鍵2322によって復号するICカードコマンドを、ICカードチップ15 25 Oに発行する。ICカードチップ150は、ユーザ秘密鍵2322によってステ ップ2313の結果を復号して、セッション鍵を取得する(2323)。ホスト 機器220は、この復号処理が成功したかを示す情報を出力させるコマンドをM MC110に発行する。コントローラチップ120は、ICカードチップ150 の出力する復号結果(復号処理が成功したかを示すICカードレスポンス)をも

WO 02/099742

とにしてホスト機器220の求める情報を構築する。そして、MMC110はそ の情報をホスト機器220に送信する。次に、コンテンツプロバイダ2310は、 ステップ2315の結果を、ホスト機器220に送信する。ホスト機器220は、 ステップ2313の結果をセッション鍵(ステップ2323によって取得した 5 鍵)によって復号するセキュリティ処理を要求するコマンドを、MMC110に 発行する。コントローラチップ120は、ステップ2315の結果をセッション 鍵によって復号するICカードコマンドを、ICカードチップ150に発行する。 ICカードチップ150は、セッション鍵によってステップ2315の結果を復 号して、コンテンツ2314を復元する(2324)。コントローラチップ12 10 Oは、このコンテンツ2314をICカードチップ150から受信し、フラッシ ュメモリチップ130に書きこむ。ホスト機器220は、この復号処理が成功し たかを示す情報を出力させるコマンドをMMC110に発行する。コントローラ チップ120は、ICカードチップ150の出力する復号結果(復号処理が成功 したかを示すICカードレスポンス)をもとにしてホスト機器220の求める情 報を構築する。そして、MMC110はその情報をホスト機器220に送信する。 ホスト機器220が、コンテンツを無事に受信したことをコンテンツプロバイダ 2310に伝えると、コンテンツプロバイダ2310はユーザ証明書に記載され たユーザにコンテンツ料金を課金する。ユーザは、ホスト機器220でMMC1 10内のフラッシュメモリチップ130に格納されたコンテンツ2314を読み 20 出して利用することができる。また、フラッシュメモリチップ130の記憶媒体 に大容量のフラッシュメモリを使用すれば、多くのコンテンツを購入できる。

本発明によれば、コンテンツ配信におけるセキュリティ処理とコンテンツ蓄積 の両方をMMC110によって容易に実現できる。コンテンツ料金の決済を、I Cカードチップ150を利用して行ってもよい。

25 図24と図25は、それぞれ、本発明をSDカード(幅24ミリメートル、長さ32ミリメートル、厚さ2.1ミリメートルで、9つの外部端子をもち、フラッシュメモリを搭載した小型メモリカードである。)とメモリースティック(メモリースティックはソニー株式会社の登録商標である。)に適用したときの簡単な内部構成図を表したものである。本発明を適用したSDカード2410は、S

Dカードコントローラチップ2420、フラッシュメモリチップ2430、SDカード外部端子2440、ICカードチップ150とを含む。本発明を適用したメモリースティック2510は、メモリースティックコントローラチップ2520、フラッシュメモリチップ2530、メモリースティック外部端子2540、

I Cカードチップ150とを含む。フラッシュメモリチップ2430と2530 は、不揮発性の半導体メモリを記憶媒体とするメモリチップであり、フラッシュメモリコマンドによりデータの読み書きができる。SDカードコントローラチップ2420とメモリースティックコントローラチップ2520はそれぞれSDカードとメモリースティック内の他の構成要素を制御するマイコンチップである。

10 SDカード外部端子2440は9つの端子からなり、それらの位置は、端から Data2端子2441、Data3端子2442、Com端子2443、Vs s端子2444、Vdd端子2445、Clock端子2446、Vs s端子2447、Data0端子2448、Data1端子2449の順で並んでいる。 Vdd端子2445は電源供給端子、Vs s端子2444と2447はグランド 3 端子、Data0端子2448とData1端子2449とData2端子2441とData3端子2448とData1端子2449とData2端子2441とData3端子2442はデータ入出力端子、Com端子2443はコマンド入出力端子、Clock端子2446はクロック入力端子である。SDカード2410は、外部に接続するSDカードホスト機器2460とのインタフェー

20 した外部端子を持ち、MMC110と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発明を適用することができる。

ス仕様にMMC110と違いがあるものの、MMC外部端子140と非常に類似

一方、メモリースティック外部端子2540は10個の端子からなり、それらの位置は、端からGnd端子2541、BS端子2542、Vcc端子2543、予約端子Rsvを1つ飛ばしてDIO端子2544、INS端子2545、予約25 端子Rsvを1つ飛ばしてSCK端子2546、Vcc端子2547、Gnd端子2548の順で並んでいる。Vcc端子2543と2547は電源供給端子、Gnd端子2541と2548はグランド端子、DIO端子2544はコマンドおよびデータ入出力端子、SCK端子2546はクロック入力端子である。メモリースティック2510は、外部に接続するメモリースティックホスト機器25

60とのインタフェース仕様にMMC110と違いがあるものの、MMC110 と同様に外部からコマンドを発行することにより動作する特徴を持つため、本発 明を適用することができる。

図1は、本発明を適用したMMCの詳細な内部構成図を表したものである。また、図2は、図1のMMC110と接続したホスト機器220の構成とその接続 状態を表したものである。ホスト機器220は、VCC1電源221、CLK1 発振器222、ホストインタフェース223を持つ。

MMC110は、外部のホスト機器220と情報交換するためのMMC外部端 子140を持つ。MMC外部端子140は、CS端子141、CMD端子142、 GND1端子143および146、VCC1端子144、CLK1端子145、 10 DAT端子147の7つの端子とを含む。Multi Media Card仕 様は、MMCの動作モードとしてMMCモードとSPIモードという2種類を規 定しており、動作モードによってMMC外部端子140の使用法は異なる。本実 施例ではMMCモードでの動作の場合について詳細に説明する。VCC1端子1 44は、VCC1電源221と接続されており、ホスト機器220がMMC11 15 0に電力を供給するための電源端子である。GND1端子143および146は、 VCC1電源221と接続されており、MMC110の電気的なグランド端子で ある。GND1端子143とGND1端子146は、MMC110内部で電気的 に短絡されている。CS端子141は、ホストインタフェース223に接続され ており、SPIモードの動作において使用される入力端子である。ホスト機器2 20 20が、MMC110にSPIモードでアクセスするときには、CS端子141 にLレベルを入力する。MMCモードの動作では、CS端子141を使用する必 要はない。СМD端子142は、ホストインタフェース223に接続されており、 ホスト機器220が、メモリカードインタフェース仕様に準拠したメモリカード コマンドをMMC110に送信したり、同仕様に準拠したメモリカードレスポン スをMMC110から受信するために使用する入出力端子である。DAT端子1 47は、ホストインタフェース223に接続されており、ホスト機器220が、 メモリカードインタフェース仕様に準拠した形式の入力データをMMC110に 送信したり、同仕様に準拠した形式の出力データをMMC110から受信するた

めに使用する入出力端子である。CLK1端子145は、CLK1発振器222に接続されており、CLK1発振器222が生成するクロック信号が入力される端子である。ホスト機器220が、CMD端子142を通してメモリカードコマンド、メモリカードレスポンスを送受信したり、DAT端子147を通してホストデータを送受信するときに、CLK1端子145にクロック信号が入力される。ホストインタフェース223には、CLK1発振器222からクロック信号が供給されており、メモリカードコマンド、メモリカードレスポンス、ホストデータは、CLK1発振器222が生成するクロック信号にビット単位で同期して、ホスト機器220とMMC110との間を転送される。

10 MMC110は、コントローラチップ120を持つ。コントローラチップ12 Oは、CPU121、フラッシュメモリI/F制御回路122、MMCI/F制 御回路123、CLK0発振器124、VCC2生成器125、VCC2制御回 路126、CLK2制御回路127、ICカードI/F制御回路128とを含む。 これらの構成要素121~128は、ホスト機器220からVCC1端子144 15 やGND1端子143、146を通して供給された電力により動作する。MMC I/F制御回路123は、CS端子141、CMD端子142、CLK1端子1 45、DAT端子147と接続されており、MMC110がそれらの端子を通し てホスト機器220と情報交換するためのインタフェースを制御する論理回路で ある。CPU121は、MMCI/F制御回路123と接続されており、MMC I/F制御回路123を制御する。MMCI/F制御回路123がCMD端子1 20 42を通してホスト機器220からメモリカードコマンドを受信すると、MMC I/F制御回路123はそのコマンドの受信が成功したかどうかの結果をホスト 機器220に伝えるためCMD端子142を通してホスト機器220にレスポン スを送信する。CPU121は、受信したメモリカードコマンドを解釈し、コマ ンド内容に応じた処理を実行する。また、そのコマンド内容に応じてホスト機器 220とDAT端子147を通してデータの送受信をおこなう必要がある場合、 CPU121は、MMCI/F制御回路123へのデータの送出、MMCI/F 制御回路123からのデータの取得をおこなう。さらに、CPU121は、MM CI/F制御回路123とホスト機器220との間のデータ転送手続きも制御す

る。例えば、ホスト機器220から受信したデータの処理中に、ホスト機器22 0がMMC110への電源供給を停止することがないように、CPU121はD AT端子147にLレベルを出力させ、MMC110がビジー状態であることをホスト機器220に伝える。CLK0発振器124は、CPU121と接続され、CPU121を動作させる駆動クロックを供給する。尚、ICカードチップ150は、駆動クロックを要するが、フラッシュメモリチップ130は、駆動クロックが不要である。しかし、ICカードチップ150及びフラッシュメモリチップ130は共に、データを転送するためのデータ転送クロックを要する。

MMC110は、フラッシュメモリチップ130を持つ。フラッシュメモリチ 10 ップ130は、不揮発性の半導体メモリを記憶媒体とするメモリチップである。 フラッシュメモリチップ130は、ホスト機器220からVCC1端子144や GND1端子143、146を通して供給された電力により動作する。フラッシ ュメモリチップ130は、外部からのフラッシュメモリコマンドに従って、入力 されたデータを不揮発性の半導体メモリに格納するライト機能、また同メモリに 格納されたデータを外部に出力するリード機能を持つ。フラッシュメモリ I / F 制御回路122は、フラッシュメモリチップ130にフラッシュメモリコマンド を発行したり、そのコマンドで入出力するデータを転送するための論理回路であ る。CPU121は、フラッシュメモリI/F制御回路122を制御し、フラッ シュメモリチップ130にデータのライト機能やリード機能を実行させる。ホス ト機器220から受信したデータをフラッシュメモリチップ130にライトした 20 り、フラッシュメモリチップ130に格納されたデータをホスト機器220に送 信する必要があるとき、CPU121は、フラッシュメモリI/F制御回路12 2とMMCI/F制御回路123の間のデータ転送を制御する。

MMC110は、ICカードチップ150を持つ。ICカードチップ150は、25 ICカードの基板中に埋め込むことを目的として設計されたICチップであり、ICカードの外部端子規格に準拠した8つの外部端子を持つ。このうち6つの端子は、ICカードの外部端子規格により使用法が割り付けられており、残りの2つは将来のための予備端子である。その6つの端子は、VCC2端子151、RST端子152、CLK2端子153、GND2端子155、VPP端子156、

I/O端子157である。

I Cカードチップ150のグランド端子は、MMC外部端子140のGRN1 (グランド端子) 146に接続される。I Cカードチップ150のV C C 2端子 (電源入力端子) 151は、コントローラチップ120のV C C 2制御回路1256に接続される。I Cカードチップ150のR S T端子 (リセット入力端子) 152とI/O端子 (データ入出力端子) 157は、コントローラチップ120のI CカードI/F制御回路128に接続される。I Cカードチップ150のC L K 2端子 (クロック入力端子) 153は、コントローラチップ120のC L K 2端子 (クロック入力端子) 153は、コントローラチップ120のC L K 2 場

10 フラッシュメモリチップ130のVCC端子(電源入力端子)は、MMC外部端子140のVCC1144に接続される。フラッシュメモリチップ130のVSS端子(グランド端子)は、MMC外部端子140のGRD1146に接続される。フラッシュメモリチップ130のI/O端子(データ入出力端子)とレディ/ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、コントローラチップ120のフラッシュメモリIF制御回路122に接続される。

VCC2端子151は、ICカードチップ150に電力を供給するための電源端子である。VCC2制御回路126は、MOS-FET素子を用いたスイッチ回路によりVCC2端子151への電力の供給開始と供給停止を制御する回路である。VCC2端子151に供給する電圧を発生し、それをVCC2制御回路126に供給する。ICカードの電気信号規格はICカードの動作クラスとしてクラスAとクラスBを規定している。VCC2端子151に供給する標準電圧は、クラスAでは5V、クラスBでは3Vである。本発明はICカードチップ150がクラスによらず適用できるが、本実施例ではICカードチップ150がクラスBで動作する場合について詳細に説明する。VPP端子156は、ICカードチップ150がクラスAで動作する時に、内部の不揮発性メモリにデータを書き込んだり消去したりするために使用される可変電圧を供給する端子であり、クラスBで動作する時には使用しない。GND2端子155は、ICカードチップ150の電気的なグランド端子であり、GND1端子1

43、146と短絡されている。VCC2制御回路126はCPU121と接続され、CPU121はVCC2端子151への電力供給の開始と停止を制御することができる。ICカードチップ150を使用しないときは、CPU121はVCC2端子151への電力供給を停止することができる。MMC110は、ICカードチップ150への電力供給を停止することにより、それが消費する電力を節約することができる。ただし、電力供給を停止すると、ICカードチップ150内部の不揮発性メモリに記憶されたデータを除いて維持されない。

CLK2端子153は、ICカードチップ150にクロック信号を入力する端 10 子である。CLK2制御回路127は、CLK2端子153にクロックを供給す る回路である。CLK2制御回路127は、CLK0発振器124から供給され たクロック信号をもとにしてCLK2端子153に供給するクロック信号を生成 する。CLK2制御回路127はCPU121と接続されており、CLK2端子 153へのクロックの供給開始と供給停止をCPU121から制御することがで きる。ICカードチップ150は、自身内部に駆動クロック発振器をもたない。 そのため、CLK2端子153から駆動クロックを供給することによって動作す る。CLK2制御回路127が、CLK2端子153へのクロック供給を停止す ると、ICカードチップ150の動作は停止するため、ICカードチップ150 の消費電力を低下させることができる。この時、VCC2端子151への電力供 20 給が保たれていれば、ICカードチップ150の内部状態は維持される。ここで、 CLK2端子153に供給するクロック信号の周波数をF2、CLK0発振器1 24から供給されたクロック信号の周波数をFO、PとQを正の整数とすると、 CLK2制御回路127は、F2=(P/Q)\*F0の関係になるようなクロッ ク信号を作成して、これをCLK2端子153に供給する。PとQの値はCPU - 121により設定できるようになっている。Pを大きく設定してF2を大きくす 25 ると、ICカードチップ150の内部処理をより高速に駆動できる。Qを大きく 設定してF2を小さくすると、ICカードチップ150の内部処理はより低速に 駆動され、ICカードチップ150の消費電力を低下させることができる。IC カードチップ150の駆動クロック周波数は、ICカードチップ150が正しく

動作できるような許容周波数範囲内に設定される必要がある。そのため、CLK 2制御回路127は、F2の値がその許容周波数範囲を外れるようなPとQの値 を設定させない特徴を持つ。

I/O端子157は、ICカードチップ150にICカードコマンドを入力し たり、ICカードチップ150がICカードレスポンスを出力するときに使用す る入出力端子である。ICカードI/F制御回路128は、I/O端子157と 接続されており、I/O端子157を通してICカードコマンドの信号送信やI Cカードレスポンスの信号受信をおこなう回路である。 I Cカード I / F 制御回 路128はCPU121に接続されており、CPU121は、ICカードI/F 10 制御回路128によるICカードコマンドやICカードレスポンスの送受信の手 続きを制御したり、送信すべきICカードコマンドデータをICカードI/F制 御回路128に設定したり、受信したICカードレスポンスをICカードI/F 制御回路128から取得する。 I Cカード I / F制御回路128にはCLK2制 御回路127からクロックが供給されており、ICカードコマンドやICカード レスポンスは、CLK2端子153に供給するクロック信号にビット単位で同期 15 して、 I / O端子157を通して送受信される。また、RST端子152は、I Cカードチップ150をリセットするときにリセット信号を入力する端子である。 ICカードI/F制御回路128は、RST端子152と接続されており、CP U121の指示によりICカードチップ150にリセット信号を送ることができ 20 る。

I Cカードチップ150は、I Cカードの電気信号規格やコマンド規格に基づいて情報交換をおこなう。I Cカードチップ150へのアクセスパターンは4種類であり、図3〜図6を用いて各パターンを説明する。図3は、CPU121の指示によりI Cカードチップ150が非活性状態(電源が遮断されている状態)から起動して内部状態を初期化するプロセス(以下、コールドリセットと呼ぶ)において、I Cカードチップ150の外部端子の信号波形をシンプルに表したものである。図4は、CPU121の指示によりI Cカードチップ150が活性状態(電源が供給されている状態)で内部状態を初期化するプロセス(以下、ウォームリセットと呼ぶ)において、I Cカードチップ150の外部端子の信号波形

をシンプルに表したものである。図5は、CPU121の指示によりICカード チップ150にICカードコマンドを送信しICカードチップ150からICカ ードレスポンスを受信するプロセスにおいて、ICカードチップ150の外部端 子の信号波形をシンプルに表したものである。図6は、CPU121の指示によ - りICカードチップ150を非活性状態にするプロセスにおいて、ICカードチ ップ150の外部端子の信号波形をシンプルに表したものである。図3~図6に おいて、時間の方向は左から右にとっており、上の行から下の行に向かってVC C 2端子 1 5 1、R S T端子 1 5 2、C L K 2端子 1 5 3、 I / O端子 1 5 7 で 観測される信号を表す。また、破線はそれぞれの信号の基準 (Lレベル) を表す。 10 図3を参照して、ICカードチップ150のコールドリセット操作を説明する。 まず、ICカードI/F制御回路128はRST端子152をLレベルにする (301)。次に、VCC2制御回路126はVCC2端子への電源供給を開始 する (302)。次に、CLK2制御回路127はCLK2端子153へのクロ ック信号の供給を開始する(303)。次に、ICカードI/F制御回路128 はI/〇端子157を状態乙(プルアップされた状態)にする(304)。次に、 15 ICカードI/F制御回路128はRST端子152をHレベルにする(30 5)。次に、ICカードI/F制御回路128はI/O端子157から出力され るリセット応答の受信を開始する(306)。リセット応答の受信が終了したら、 CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止す る(307)。これで、コールドリセットの操作が完了する。なお、ステップ3 20

図4を参照して、I Cカードチップ150のウォームリセット操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する(401)。次に、I CカードI / F制御回路128はRST端子152をLレベルにする(402)。次に、I CカードI / F制御回路128はI / O端子157を状態とにする(403)。次に、I CカードI / F制御回路128はRST端子152をHレベルにする(404)。次に、I CカードI / F制御回路128はI / O端子157から出力されるリセット応答の受信を開始する(405)。リセット応答の受信が終了したら、CLK2制御回路127はCL

07は消費電力を低下させるための工夫であり、省略してもよい。

20

K2端子153へのクロック信号の供給を停止する(406)。これで、ウォームリセットの操作が完了する。なお、ステップ406は消費電力を低下させるための工夫であり、省略してもよい。

図5を参照して、ICカードチップ150にICカードコマンドを送信しIC カードチップ150からICカードレスポンスを受信する操作を説明する。まず、CLK2制御回路127はCLK2端子153へのクロック信号の供給を開始する(501)。なお、クロックがすでに供給されている場合、ステップ501は不要である。次に、ICカードI/F制御回路128はI/O端子157にコマンドデータの送信を開始する(502)。コマンドデータの送信が終了したら、

I CカードI/F制御回路128はI/O端子157を状態Zにする(503)。
 次に、I CカードI/F制御回路128はI/O端子157から出力されるレスポンスデータの受信を開始する(504)。レスポンスデータの受信が終了したら、CLK2制御回路127はCLK2端子153へのクロック信号の供給を停止する(505)。これで、I Cカードコマンド送信とI Cカードレスポンス受信の操作が完了する。なお、ステップ505は、消費電力を低下させるための工夫であり、省略してもよい。

図6を参照して、I Cカードチップ150を非活性化する操作を説明する。まず、CLK2制御回路127はCLK2端子153をLレベルにする(601)。 次に、I CカードI / F制御回路128はRST端子152をLレベルにする(602)。次に、I CカードI / F制御回路128はI / O端子157をLレベルにする(603)。最後に、VCC2制御回路126はVCC2端子への電源供給を停止する(604)。これで、非活性化の操作が完了する。

尚、I Cカードチップ150の停止時(例えば、セキュリティ処理を実行していない状態等)は、コントローラチップ120からI Cカードチップ150へ電 25 源の供給を維持したまま、クロックの供給のみを停止してもよい。

ICカードチップ150は、機密データ保護や個人認証などに必要な暗号演算をおこなうセキュリティ処理機能を持つ。ICカードチップ150は、CPU121との間でICカードコマンドやICカードレスポンスの送受信することにより情報交換をおこない、その結果として、計算の結果や記憶されている情報の送

15

出、記憶されている情報の変更などをおこなう。CPU121は、ICカードチ ップ150を利用してセキュリティ処理を実行することができる。MMC110 がホスト機器220から特定のメモリカードコマンドを受信すると、CPU12 1はそれを契機として、VCC2制御回路126を通してICカードチップ15 0への電源供給を制御したり、またはCLK2制御回路127を通してICカー ドチップ150へのクロック供給を制御したり、またはICカードI/F制御回 路128を通してICカードチップ150にICカードコマンドを送信する。こ れにより、CPU121は、ICカードチップ150を利用して、ホスト機器2 20が要求するセキュリティ処理を実行する。 CPU121は、特定のメモリカ 10 ードコマンドの受信を契機に、ICカードチップ150に対する電源供給制御、 クロック供給制御、ICカードコマンド送信、ICカードレスポンス受信を複数 組み合わせて操作することによって、セキュリティ処理を実行してもよい。また、 CPU121は、ホスト機器220がMMC110へ電源供給を開始したのを契 機として、セキュリティ処理を実行してもよい。セキュリティ処理の結果は、I Cカードチップ150が出力するICカードレスポンスをベースにして構成され、 MMC110内に保持される。MMC110がホスト機器220から特定のメモ リカードコマンドを受信すると、СРИ121はそれを契機として、セキュリテ ィ処理の結果をホスト機器220に送信する。

図7は、ホスト機器220がMMC110にアクセスするときのフローチャー 20 トを表したものである。まず、ホスト機器220はMMC110を活性化するた めにVCC1端子144に電源供給を開始する(701)。これを契機として、 MMC110は、第1次ICカード初期化処理を実行する(702)。第1次I Cカード初期化処理の詳細は後述する。次に、ホスト機器220はMMC110 を初期化するためにCMD端子142を通してMMC110の初期化コマンドを 25 送信する(703)。この初期化コマンドはMulti Media Card 仕様に準拠したものであり、複数種類ある。ホスト機器220は、MMC110 を初期化するために、複数の初期化コマンドを送信する場合がある。MMC11 ○が初期化コマンドを受信すると、MMC110はそれを処理する(704)。 これを契機として、MMC110は、第2次ICカード初期化処理を実行する

(705)。第2次ICカード初期化処理の詳細は後述する。ホスト機器220 は、MMC110の初期化コマンドに対するメモリカードレスポンスを、CMD 端子142を通して受信し、そのメモリカードレスポンスの内容からMMC11 0の初期化が完了したかを判定する。未完了ならば、再び初期化コマンドの送信 をおこなう(703)。MMC110の初期化が完了したならば、ホスト機器2 20は、Multi Media Card仕様に準拠した標準メモリカードコ マンド(フラッシュメモリチップ130ヘアクセスするためのコマンド)や、上 に述べたセキュリティ処理に関連した特定のメモリカードコマンド(ICカード チップ150ヘアクセスするためのコマンド)の送信を待機する状態に移る(7 10 - 07)。この待機状態では、ホスト機器220は標準メモリカードコマンドを送 信することができる(708)。MMC110が標準メモリカードコマンドを受 信したら、MMC110はそれを処理する(709)。処理が完了したら、ホス ト機器220は、再び待機状態にもどる(707)。この待機状態では、ホスト 機器220はセキュリティ処理要求ライトコマンドを送信することもできる(7 10)。セキュリティ処理要求ライトコマンドとは、上に述べたセキュリティ処 15 理に関連した特定のメモリカードコマンドの1種であり、MMC110にセキュ リティ処理を実行させるために処理要求を送信するメモリカードコマンドである。 MMC110がセキュリティ処理要求ライトコマンドを受信したら、CPU12 1は、要求されたセキュリティ処理の内容を解釈し、セキュリティ処理を I Cカ 20 ードコマンドの形式で記述する(711)。即ち、CPU121は、予め定めら れたルールに従って、ホスト機器230からの標準メモリカードコマンドを、I Cカードチップ150が解釈可能な特定のメモリカードコマンドへ変換する。そ して、その結果として得られたICカードコマンドをICカードチップ150に 発行するなどして、要求されたセキュリティ処理を実行する (712)。処理が 完了したら、ホスト機器220は、再び待機状態にもどる(707)。この待機 状態では、ホスト機器220はセキュリティ処理結果リードコマンドを送信する こともできる(713)。セキュリティ処理結果リードコマンドとは、上に述べ たセキュリティ処理に関連した特定のメモリカードコマンドの1種であり、MM C110によるセキュリティ処理の実行結果を知るために処理結果を受信するメ

モリカードコマンドである。MMC110がセキュリティ処理結果リードコマンドを受信したら、CPU121は、ICカードチップ150から受信したICカードレスポンスをベースに、ホスト機器220に送信すべきセキュリティ処理結果を構築する(714)。そして、ホスト機器220は、MMC110からセキュリティ処理結果を受信する。受信が完了したら、ホスト機器220は、再び待機状態にもどる(707)。なお、ステップ714は、ステップ712の中でおこなってもよい。

図7において、ステップ702およびステップ705で実行する第1次ICカ ード初期化処理および第2次ICカード初期化処理は、MMC110内でセキュ 10 リティ処理を実行するのに備えて、CPU121がICカードチップ150に対 してアクセスする処理である。具体的には、ICカードチップ150の活性化や 非活性化、ICカードチップ150のリセット、ICカードチップ150の環境 設定を行う。環境設定とは、セキュリティ処理を実行するために必要な情報(例 えば、使用可能な暗号アルゴリズムの情報、暗号計算に使用する秘密鍵や公開鍵 に関する情報、個人認証に使用する認証データに関する情報など)をICカード チップ150から読み出したり、あるいはICカードチップ150に書き込んだ りすることを意味する。ICカードチップ150の環境設定は、ICカードチッ プ150にICカードコマンドをN個(Nは正の整数)発行することによってお こなう。例えば、セッション鍵が3個必要ならば、ICカードコマンドを3回発 20 行し、セッション鍵が2個必要ならば、ICカードコマンドを2回発行する。N 個のICカードコマンドは、互いに相違するものであってもよいし、同一のもの であってもよい。Nの値は固定されたものではなく、状況によってさまざまな値 となる。以下、環境設定で発行するICカードコマンドを、設定コマンドと呼ぶ。 また、この環境設定に基づいてセキュリティ処理を実行するICカードコマンド を、以下、セキュリティコマンドと呼ぶ。セキュリティコマンドの例としては、 25 デジタル署名の計算、デジタル署名の検証、メッセージの暗号化、暗号化メッセ ージの復号、パスワードによる認証などをおこなうコマンドがある。

CPU121は、ICカードチップ150の環境設定の内容を自由に変更することができる。CPU121は、セキュリティ処理の内容や結果に応じてこれを

変更してもよいし、ホスト機器からのメモリカードコマンドの受信を契機としてこれを変更してもよい。また、CPU121は、環境設定の内容を示した情報をフラッシュメモリチップ130にライトし、必要なときにフラッシュメモリチップ130からその情報をリードして使用することもできる。この情報は、図21においてICカード環境設定情報2112として示されている。これにより、MMC110が非活性化されてもその情報を保持することができ、MMC110が活性化されるたびにあらためて設定する手間を省くことができる。

第1次ICカード初期化処理および第2次ICカード初期化処理は、ICカー ド制御パラメータA、B、Cに設定された値に基づいておこなわれる。また、C PU121は、ステップ712で実行するセキュリティ処理において、ICカー 10 ド制御パラメータDに設定された値に基づいてICカードチップ150の活性化 や非活性化を制御する。図8は、ICカード制御パラメータの種類と設定値、そ れに対応した処理の内容を表している。まず、パラメータAは、MMC110に 電源が供給されたときに実行される第1次ICカード初期化処理に関するパラメ ータである。A=Oのときは、CPU121はICカードチップ150にアクセ スしない。A=1のときは、CPU121はICカードチップ150をコールド リセットする。A=2のときは、CPU121はICカードチップ150をコー ルドリセットした後でICカードチップ150の環境設定をおこなう。A=3の ときは、CPU121はICカードチップ150をコールドリセットした後でI 20 Cカードチップ150の環境設定をおこない、最後にICカードチップ150を 非活性化する。A=0またはA=3のときは、第1次ICカード初期化処理のあ とICカードチップ150が非活性状態となる。A=1またはA=2のときは、 第1次ICカード初期化処理のあとICカードチップ150は活性状態となる。 次に、パラメータBとCは、MMC110がMMC初期化コマンドを処理したと 25 きに実行される第2次ICカード初期化処理に関するパラメータである。B=0 のときは、CPU121はICカードチップ150にアクセスしない。B=1か つC=1のときは、CPU121はICカードチップ150をリセット (コール ドリセットまたはウォームリセット) する。B=1かつC=2のときは、CPU 121はICカードチップ150をリセットした後でICカードチップ150の

環境設定をおこなう。B=1かつC=3のときは、CPU121はICカードチ ップ150をリセットした後でICカードチップ150の環境設定をおこない、 最後にICカードチップ150を非活性化する。B=2かつC=2のときは、C PU121はICカードチップ150の環境設定をおこなう。B=2かつC=3のときは、СРИ121はICカードチップ150の環境設定をおこなった後に ICカードチップ150を非活性化する。B=3のときは、ICカードチップ1 50が活性状態ならば、CPU121はICカードチップ150を非活性化する。 最後に、パラメータDは、ホスト機器220から要求されたセキュリティ処理を 実行したあとに、ICカードチップ150を非活性化するか否かを示すパラメー タである。D=0のときは、セキュリティ処理の実行後に、CPU121はIC 10 カードチップ150を非活性化せず、活性状態に保つ。D=1のときは、セキュ リティ処理の実行後に、CPU121はICカードチップ150を非活性化する。 CPU121は、ICカード制御パラメータA、B、C、Dの設定値を変更す ることができる。CPU121は、セキュリティ処理の内容や結果に応じてこれ らの設定値を変更してもよいし、ホスト機器からのメモリカードコマンドの受信 15 を契機としてこれらの設定値を変更してもよい。また、CPU121は、これら の設定値をフラッシュメモリチップ130にライトし、必要なときにフラッシュ メモリチップ130からこれらの設定値をリードして使用することもできる。こ れらの設定値は、図21においてICカード制御パラメータ2111として示さ 20 れている。これにより、MMC110が非活性化されてもこれらの設定値を保持 することができ、MMC110が活性化されるたびにあらためて設定する手間を 省くことができる。

図9は、第1次ICカード初期化処理のフローチャートを表している。初期化処理を開始する(901)と、まず、ICカード制御パラメータAが0かチェッ25 クする(902)。A=0ならばそのまま初期化処理は終了する(908)。A=0でないならばICカードチップ150をコールドリセットする(903)。次に、ICカード制御パラメータAが1かチェックする(904)。A=1ならば初期化処理は終了する(908)。A=1でないならばICカードチップ150の環境設定をおこなう(905)。次に、ICカード制御パラメータAが2か

図10は、第2次ICカード初期化処理のフローチャートを表している。初期 5 化処理を開始する(1001)と、まず、ICカード制御パラメータBが0かチ エックする(1002)。B=0ならばそのまま初期化処理は終了する(101 3)。B=0でないならばB=1かチェックする(1003)。B=1ならば I Cカード制御パラメータAが0または3かチェックする(1004)。Aが0ま たは3ならば、ICカードチップ150をコールドリセットし(1005)、ス テップ1007に移る。Aが1または2ならば、ICカードチップ150をウォ ームリセットし(1006)、ステップ1007に移る。ステップ1007では、 ICカード制御パラメータCが1かチェックする。C=1ならば初期化処理は終 了する(1013)。C=1でないならばステップ1009に移る。ステップ1 003においてB=1でないならば、Bが2かチェックする(1008)。B= 2ならばステップ1009に移る。B=2でないならば、ICカード制御パラメ 15 ータAが0または3かチェックする(1011)。Aが0または3ならば初期化 処理を終了する(1013)。Aが1または2ならば、ステップ1012に移る。 ステップ1009ではICカードチップ150の環境設定をおこなう。そして、 ICカード制御パラメータCが2かチェックする(1010)。 C=2ならば初 20 期化処理を終了する(1013)。C=2でないならばステップ1012に移る。 ステップ1012ではICカードチップ150を非活性化する。そして、初期化 処理を終了する(1013)。

図11は、ICカードチップ150が非活性状態であるときに第1次ICカード初期化処理あるいは第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図12は、ICカードチップ150が活性状態であるときに第2次ICカード初期化処理を実行した場合において、ICカードチップ150の外部端子の信号波形をシンプルに表したものである。図11と図12において、時間の方向は左から右にとっており、上の行から下の行に向かってVCC2端子151、RST端子

152、CLK2端子153、I/O端子157で観測される信号を表す。また、 横方向の破線はそれぞれの信号の基準 (Lレベル) を表す。図11において11 02は図3に示したコールドリセットの信号波形を表す。図12において120 2は図4に示したウォームリセットの信号波形を表す。図11と図12において、 第1設定コマンド処理1104aと1204a、第2設定コマンド処理1104 bと1204b、第N設定コマンド処理1104cと1204cは、それぞれ図 5に示した I Cカードコマンド処理の信号波形を表す。 I Cカードチップ150 の環境設定の信号波形1104と1204は、N個の設定コマンド処理の信号波 形が連なって構成される。図11と図12において、1106と1206は、そ 10 れぞれ図6に示した非活性化の信号波形を表す。図11と図12において、縦方 向の破線1101、1103、1105、1107、1201、1203、12 05、1207はそれぞれ特定の時刻を表す。1101はコールドリセット前の 時刻、1201はウォームリセット前の時刻、1103はコールドリセット後か ら環境設定前の間にある時刻、1203はウォームリセット後から環境設定前の 15 間にある時刻、1105と1205は環境設定後から非活性化前の間にある時刻、 1107と1207は非活性化後の時刻である。

図11を参照して、第1次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータAがOのときは、信号波形に変化はない。A=1のときは、時刻1101から時刻1103までの範囲の信号波形となる。A=2のときは、時刻1101から時刻1105までの範囲の信号波形となる。A=3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図11を参照して、ICカード制御パラメータAが0または3のときの、第2次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B=1かつICカード制御パラメータC25=1のときは、時刻1101から時刻1103までの範囲の信号波形となる。B=1かつC=2のときは、時刻1101から時刻1105までの範囲の信号波形となる。B=1かつC=3のときは、時刻1101から時刻1107までの範囲の信号波形となる。B=1かつC=3のときは、時刻1101から時刻1107までの範囲の信号波形となる。

図12を参照して、ICカード制御パラメータAが1または2のときの、第2

次ICカード初期化処理実行時の信号波形を示す。ICカード制御パラメータBが0のときは、信号波形に変化はない。B=1かつICカード制御パラメータC=1のときは、時刻1201から時刻1203までの範囲の信号波形となる。B=1かつC=2のときは、時刻1201から時刻1205までの範囲の信号波形となる。B=1かつC=3のときは、時刻1201から時刻1207までの範囲の信号波形となる。B=2かつC=2のときは、時刻1203から時刻1205までの範囲の信号波形となる。B=2かつC=3のときは、時刻1203から時刻1207までの範囲の信号波形となる。B=3のときは、時刻1205から時刻1207までの範囲の信号波形となる。B=3のときは、時刻1205から時刻1207までの範囲の信号波形となる。

10 図13は、図7のステップ712において、CPU121が、ホスト機器22 ①が要求したセキュリティ処理をICカードチップ150によって実行するとき のフローチャートを表している。セキュリティ処理を開始する(1301)と、 まずICカードチップ150が非活性状態かをチェックする(1302)。非活 性状態ならば、ICカードチップ150をコールドリセットし(1303)、ス テップ1306に移る。活性状態ならば、ステップ1304に移る。ステップ1 304では、ICカードチップ150にICカードコマンドを発行する前にIC カードチップ150を再リセットする必要があるかをチェックする。必要がある ならば、ICカードチップ150をウォームリセットし(1305)、ステップ 1306に移る。必要がないならば、ステップ1306に移る。ステップ130 20 6では、ICカードチップ150の環境設定をおこなう必要があるかをチェック する。必要があるならば、ICカードチップ150の環境設定をおこない(13 07)、ステップ1308に移る。必要がないならば、ステップ1308に移る。 ステップ1308では、ICカードチップ150のCLK2端子に供給するクロ ック信号の周波数F2を設定する。そして、CPU121はICカードチップ1 50にセキュリティコマンドを発行し、ICカードチップ150はそれを処理す 25 る(1309)。セキュリティコマンドの処理時間は、クロック周波数F2に依 存する。次に、ICカードチップ150が出力するICカードレスポンスにより、 その処理が成功したかどうかを判定する(1310)。成功ならば、ステップ1 311に移る。失敗ならば、ステップ1312に移る。ステップ1311では、

5

20

ICカードチップ150に発行すべきセキュリティコマンドが全て完了したかを チェックする。発行すべきセキュリティコマンドがまだあるならば、ステップ1 304に移る。発行すべきセキュリティコマンドが全て完了したならば、ステッ プ1314に移る。ステップ1312では、失敗したセキュリティコマンドをリ トライすることが可能かを判定する。リトライできるなら、リトライ設定をおこ ない(1313)、ステップ1304に移る。リトライ設定とは、リトライすべ きセキュリティコマンドやその関連データをCPU121が再度準備することで ある。リトライできないならステップ1314に移る。これは、ホスト機器22 Oが要求したセキュリティ処理が失敗したことを意味する。ステップ1314で 10 は、ICカード制御パラメータDをチェックする。D=1ならば、ICカードチ ップ150を非活性化して(1315)、セキュリティ処理を終了する(131 6)。D=1でないならば、ICカードチップ150を活性状態に保ったままセ キュリティ処理を終了する(1316)。図13のフローチャートにおいては、 クロック周波数F2を、ステップ1309で発行するセキュリティコマンドの種 15 類によって変えることができるように、ステップ1308をステップ1309の 直前に位置させたが、ステップ1308はそれ以外の位置にあってもよい。

従来のICカードへの攻撃法を有効にしている要因のひとつとして、ICカー ドの駆動クロックが外部の接続装置から直接供給されることがあげられる。駆動 クロックが接続装置の制御下にあるため、タイミング解析や電力差分解析におい ては、電気信号の測定において I Cカード内部処理のタイミングの獲得が容易に なる。一方、故障利用解析においては、異常な駆動クロックの供給による演算エ ラーの発生が容易になる。これに対し、本発明によれば、MMC110内部でI Cカードチップ150によりセキュリティ処理を実行するとき、ホスト機器22 ○はICカードチップ150の駆動クロックを直接供給できない。CPU121 25 は、ICカードチップ150へ供給するクロックの周波数F2を自由に設定する ことができる。これにより、ホスト機器220の要求する処理性能に柔軟に対応 したセキュリティ処理が実現できる。ホスト機器220が高速なセキュリティ処 理を要求するならば周波数F2を高く設定し、低い消費電力を要求するならば周 波数F2を低く設定したり、クロックを適度に停止させればよい。また、CPU

121は、周波数F2だけでなくクロックの供給開始タイミング、供給停止タイ ミングを自由に設定できる。これらをランダムに変化させることにより、ICカ ードチップ150に対するタイミング解析、電力差分解析、故障利用解析と呼ば れる攻撃法を困難にすることができる。タイミング解析は、攻撃者が暗号処理1 回の処理時間を正確に計測可能であることを仮定しているため、その対策として は、攻撃者が処理時間計測を正確に行えないようにすることが有効である。本発 明によりタイミング解析が困難になる理由は、ICカードチップ150がICカ ードコマンドを処理している時間の長さをホスト機器220が正確に計測できな いためである。電力差分解析の対策としては、処理の実行タイミングや順序に関 する情報を外部から検出不可能にすることが有効である。本発明により電力差分 解析が困難になる理由は、ICカードコマンドが発行された時刻、発行されたI Cカードコマンドの内容、発行された I Cカードコマンドの順序 (I Cカードコ マンドを複数組み合わせてセキュリティ処理を実行する場合)の検出がホスト機 器220にとって困難になるためである。故障利用解析の対策としては、ICカ 15 ードにクロックや電圧や温度等の動作環境検知回路を搭載し、異常を検出したな らば処理を停止あるいは使用不能にするという方法が有効である。本発明により 故障利用解析が困難になる理由は、CLK2制御回路127がICカードチップ 150に異常な駆動クロックを供給しないことが、ホスト機器220が I Cカー ドチップ150に演算エラーを発生させるのを防止するからである。

図14は、ホスト機器220がセキュリティ処理要求ライトコマンドをMMC

110に発行してから、ICカードチップ150でセキュリティ処理が実行され るまでの過程(図7のステップ710~712)において、MMC110および ICカードチップ150の外部端子の信号波形、CPU121によるフラッシュ メモリチップ130へのアクセスをシンプルに表したものである。図14におい て、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130 へのアクセス内容である。上から二行目の行から下の行に向かって、VCC1端 子144、CMD端子142、CLK1端子145、DAT端子147、VCC 2端子151、RST端子152、CLK2端子153、I/O端子157で観 測される信号を表す。また、横方向の破線はそれぞれの信号の基準 (Lレベル) を表す。図14を参照して、ホスト機器220がセキュリティ処理要求ライトコ 10 マンドをMMC110に発行してから、ICカードチップ150でセキュリティ 処理が実行されるまでの過程を説明する。まず、ホスト機器220はCMD端子 142にセキュリティ処理要求ライトコマンドを送信する(1401)。次に、 ホスト機器220はCMD端子142からセキュリティ処理要求ライトコマンド のレスポンスを受信する(1402)。このレスポンスは、MMC110がコマ ンドを受信したことをホスト機器220に伝えるものであり、セキュリティ処理 の実行結果ではない。次に、ホスト機器220はDAT端子147にセキュリテ ィ処理要求を送信する(1403)。セキュリティ処理要求とは、セキュリティ 処理の内容や処理すべきデータを含むホストデータである。次に、MMC110 はDAT端子147をLレベルにセットする(1404)。MMC110は、こ 20 れによりビジー状態であることをホスト機器220に示す。次に、CPU121 は、ホスト機器220から受信したセキュリティ処理要求をフラッシュメモリチ ップ130にライトするコマンドを発行する(1405)。セキュリティ処理要 求をフラッシュメモリチップ130にライトすることにより、CPU121がセ キュリティ処理要求をICカードコマンド形式で記述する処理(図7のステップ 25 711)において、CPU121内部のワークメモリの消費量を節約できる。こ れは、セキュリティ処理要求のデータサイズが大きいときに有効である。なお、 フラッシュメモリチップ130にライトされたセキュリティ処理要求は、図21 においてセキュリティ処理バッファ領域2114に格納される。また、ライトコ

20

25

マンド発行1405は必須な操作ではない。ライト処理期間1406は、フラッ シュメモリチップ130がセキュリティ処理要求のライト処理を実行している期 間を表す。セキュリティ処理1407はICカードチップ150によるセキュリ ティ処理の信号波形を表す。この信号波形は図13のフローチャートの遷移過程 に依存する。セキュリティ処理1407は、ライト処理期間1406とオーバラ ップさせることができる。一般にフラッシュメモリチップ130のライト処理期 間1406はミリ秒のオーダーであるため、セキュリティ処理1407とオーバ ラップさせることは、セキュリティ処理の全体的な処理時間の短縮にとって有効 である。リード/ライト1408は、セキュリティ処理1407の実行中に、フ ラッシュメモリチップ130からセキュリティ処理要求をリードしたり、ICカ 10 ードチップ150が出力した計算結果をフラッシュメモリチップ130にライト するアクセスを示している。このアクセスにより、CPU121内部のワークメ モリの消費量を節約できる。これは、セキュリティ処理要求やセキュリティ処理 結果のデータサイズが大きいときに有効である。リード/ライト1408は必須 15 ではない。セキュリティ処理1407が完了したら、MMC110はDAT端子 147をHレベルにセットする(1409)。MMC110は、これによりセキ ュリティ処理が完了したことをホスト機器220に示す。

図15は、図14におけるセキュリティ処理1407の信号波形の一例を表したものである。図15において、時間の方向は左から右にとる。一番上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目の行から下の行に向かって、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。1501は図3に示したコールドリセットの信号波形を表し、1504は図4に示したウォームリセットの信号波形を表し、1502および1505は図11(あるいは図12)に示した環境設定の信号波形を表し、1503および1506および1507は図5に示したICカードコマンド処理の信号波形を表し、1508は図6に示した非活性化の信号波形を表す。ICカードチップ150の外部端子において図15に示した信号波形が観測されるのは、図13のフローチャートが1301、1302、1303、1306、

1307, 1308, 1309, 1310, 1311, 1304, 1305, 1 306, 1307, 1308, 1309, 1310, 1311, 1304, 13 06, 1308, 1309, 1310, 1311, 1314, 1315, 131 6の順で遷移するときである。図15を参照して、図14のセキュリティ処理1 407の実行中におけるCPU121によるフラッシュメモリチップ130への アクセス(リード/ライト1408)を説明する。このアクセスには、図21に おけるセキュリティ処理バッファ領域2114を使用する。リード1509、1 511、1512は、それぞれ、セキュリティコマンド処理1503、1506、 1507においてICカードチップ150に送信するICカードコマンドを構築 10 するために必要なデータを、フラッシュメモリチップ130からリードするアク セスである。ライト1510は、セキュリティコマンド処理1503においてⅠ Cカードチップ150が出力した計算結果を、フラッシュメモリチップ130に ライトするアクセスである。ライト1513は、セキュリティコマンド処理15 06および1507においてICカードチップ150が出力した計算結果を、フ ラッシュメモリチップ130にまとめてライトするアクセスである。リード15 09、1511、1512は、それぞれ、セキュリティコマンド処理1503、 1506、1507以前のICカードチップ150へのアクセスとオーバラップ させることができる。ライト1510、1513は、それぞれ、セキュリティコ マンド処理1503、1507以後のICカードチップ150へのアクセスとオ 20 ーバラップさせることができる。これらのオーバラップは、セキュリティ処理の 全体的な処理時間の短縮にとって有効である。さらに、フラッシュメモリチップ 130のライト単位が大きい場合は、ライト1513のように複数の計算結果を まとめてライトすることができる。これは、フラッシュメモリチップ130への ライト回数を削減し、フラッシュメモリチップ130の劣化を遅らせる効果があ る。なお、ライト1510、1513でフラッシュメモリチップ130にライト する内容は、ICカードチップ150が出力した計算結果そのものに限定されず、 図7のステップ715でホスト機器220に返すセキュリティ処理結果またはそ の一部であってもよい。この場合、図7のステップ714またはその一部は、ス テップ712の中で実行されることになる。

20

図16は、ホスト機器220がセキュリティ処理結果リードコマンドをMMC 110に発行してから、MMC110がセキュリティ処理結果を出力するまでの 過程(図7のステップ713~715)において、MMC110の外部端子の信 号波形、CPU121によるフラッシュメモリチップ130へのアクセスをシン - プルに表したものである。図16において、時間の方向は左から右にとる。一番 上の行はフラッシュメモリチップ130へのアクセス内容である。上から二行目 の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1 端子145、DAT端子147で観測される信号を表す。また、横方向の破線は それぞれの信号の基準(Lレベル)を表す。図16を参照して、ホスト機器22 0がセキュリティ処理結果リードコマンドをMMC110に発行してから、MM C110がセキュリティ処理結果を出力するまでの過程を説明する。まず、ホス ト機器220はCMD端子142にセキュリティ処理結果リードコマンドを送信 する(1601)。次に、ホスト機器220はCMD端子142からセキュリテ ィ処理結果リードコマンドのレスポンスを受信する(1602)。このレスポン 15 スは、MMC110がコマンドを受信したことをホスト機器220に伝えるもの であり、セキュリティ処理結果ではない。次に、MMC110はDAT端子14 7をLレベルにセットする(1603)。MMC110は、これによりビジー状 態であることをホスト機器220に示す。次に、CPU121は、フラッシュメ モリチップ130のセキュリティ処理バッファ領域(図21の2114)から、 ICカードチップ150が出力した計算結果をリードする(1604)。CPU 121は、これをもとにセキュリティ処理結果を構築し、MMC110がDAT 端子147にセキュリティ処理結果を出力する(1605)。なお、図7のステ ップ714またはその一部が、ステップ712の中で実行されている場合、ステ ップ1604ではフラッシュメモリチップ130のセキュリティ処理バッファ領 25 域(図21の2114)からセキュリティ処理結果またはその一部をリードする。 なお、フラッシュメモリチップ130のセキュリティ処理バッファ領域(図21 の2114)を利用しないでセキュリティ処理結果を構築する場合、ステップ1 604は必要ない。

図27は、図7のステップ710においてMMC110に送信するセキュリテ

ィ処理要求データ、およびステップ715でホスト機器220が受信するセキュ リティ処理結果データそれぞれのフォーマットの一例を示したものである。この フォーマットは、要求されたセキュリティ処理の内容が1つのICカードコマン ドで表現でき、セキュリティ処理の結果が1つのICカードレスポンスで表現で きる場合に適用することが好ましい。ICカードチップ150に送信するICカ ードコマンド、ICカードチップ150から受信するICカードレスポンスはと もにISO/IEC7816-4規格に従う。本規格によれば、ICカードコマ ンドの構成は、4バイトのヘッダ(クラスバイトCLA、命令バイトINS、パ ラメータバイトP1とP2)が必須であり、必要に応じて、入力データ長指示バ 10 イトLc、入力データData In、出力データ長指示バイトLeが後に続く。 また、ICカードレスポンスの構成は、2バイトのステータスSW1とSW2が 必須であり、必要に応じて、出力データData Outがその前に置かれる。 本フォーマットにおけるセキュリティ処理要求のデータ2701は、ICカード コマンド2702の前にフォーマット識別子FID2703とICカードコマン ド長Lca2704を付け、さらにICカードコマンド2702の後にダミーデ ータ2705をパディングしたものである。FID2703はフォーマットの識 別番号またはフォーマットの属性データを含む。Lca2704の値はICカー ドコマンド2702の各構成要素の長さを合計した値である。一方、セキュリテ ィ処理結果のデータ2711は、ICカードレスポンス2712の前にフォーマ 20 ット識別子FID2713とICカードレスポンス長Lra2714を付け、さ らにICカードレスポンス2712の後にダミーデータ2715をパディングし たものである。FID2713はフォーマットの識別番号またはフォーマットの 属性データを含む。Lra2714の値はICカードレスポンス2712の各構 成要素の長さを合計した値である。なお、この図では、ICカードコマンドにL c、Data In、Leが含まれ、ICカードレスポンスにData Out 25 が含まれる場合のフォーマット例を表している。Multi Media Card仕様では、リード/ライトアクセスするデータを固定長のブロック単位 で処理することが標準となっている。よって、セキュリティ処理要求のデータ2 701やセキュリティ処理結果のデータ2711のサイズもMulti

Media Card仕様に準拠したブロックサイズに一致させることが好まし い。ダミーデータ2705、2715は、セキュリティ処理要求のデータ270 1やセキュリティ処理結果のデータ2711のサイズをブロックサイズに一致さ せるために適用される。ブロックサイズとして採用する値は、一般の小型メモリ 5 カードが論理ファイルシステムに採用しているFAT方式におけるセクタサイズ (512バイト)が望ましい。パディングするダミーデータ2705、2715 は全てゼロでもよいし、乱数でもよいし、CPU121やホスト機器220がデ ータエラーを検出したり訂正するためのチェックサムでもよい。Lca2704 の値はCPU121がセキュリティ処理要求のデータ2701からダミーデータ 2705を除去するために使用し、Lra2714の値はホスト機器220がセ キュリティ処理結果のデータ2711からダミーデータ2715を除去するため に使用する。

MMC110の製造者や管理者は、セキュリティシステムのユーザにMMC1 10を提供する前やそのユーザが所有するMMC110に問題が発生した時に、 15 MMC110に内蔵されたICカードチップ150に様々な初期データを書きこ んだり、ICカードチップ150のテストをおこなったりする必要がある。MM C110の製造者や管理者によるこれらの操作の利便性を高めるために、MMC 110は、ICカードチップ150の外部端子をMMC外部端子140に割りつ けるインタフェース機能を持つ。これにより、図3~図6で示したようなICカ 20 ードチップ 1 5 0 へのアクセス信号を、MMC外部端子 1 4 0 から直接送受信で きる。このようなMMC110の動作モードを、Multi Media Card仕様に準拠した動作モードと区別して、以下、インタフェース直通モー ドと呼ぶ。

インタフェース直通モードについて詳細に説明する。図17は、ICカードチ 25 ップ150の外部端子をMMC外部端子140に割りつけるときの対応関係の一 例を表している。この例では、RST端子152をCS端子141に割り付け、 GND2端子155をGND1端子143、146に割り付け、VCC2端子1 51をVCC1端子144に割り付け、CLK2端子153をCLK1端子14 5に割り付け、I/O端子157をDAT端子147に割り付ける。このとき、

CS端子141とCLK1端子145は入力端子、DAT端子147は入出力端子として機能する。

MMC110は、特定のメモリカードコマンドを受信すると、動作モードをインタフェース直通モードへ移したり、インタフェース直通モードからMulti

Media Card仕様に準拠した動作モードに戻すことができる。以下、動作モードをインタフェース直通モードへ移すメモリカードコマンドを直通化コマンド、動作モードをインタフェース直通モードから通常の状態に戻すメモリカードコマンドを復帰コマンドと呼ぶ。図1を参照して、MMCI/F制御回路123は、VCC2制御回路126、CLK2制御回路127、ICカードI/F制10御回路128と接続されており、MMC110がホスト機器220から直通化コマンドを受信すると、CPU121の指示により図17で示した端子割り付けをおこなう。MMC110がホスト機器220から復帰コマンドを受信すると、CPU121の指示により図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る。

- 15 インタフェース直通モードでは、ホスト機器220がICカードチップ150 に直接アクセスできるため、セキュリティの観点からインタフェース直通モード を利用できるのは限られた者だけにする必要がある。そこで、直通化コマンドの 発行には、一般のユーザに知られないパスワードの送信を必要とする。正しいパ スワードが入力されないとインタフェース直通モードは利用できない。
- 20 図18は、ホスト機器220が、MMC110の動作モードをMulti Media Card仕様に準拠した動作モードからインタフェース直通モード に移し、ICカードチップ150に直接アクセスし、その後、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻すまでの処理のフローチャートを表している。ホスト機器220は処理を開始 25 し(1801)、まずMMC110に直通化コマンドを発行する(1802)。 MMC110は、直通化コマンドで送信されたパスワードが正しいかチェックする(1803)。正しければステップ1804に移り、間違っていれば処理は終了する(1810)。ステップ1804では、CPU121は、ICカードチップ150をコールドリセットする。そして、図17で示した端子割り付けをおこ

ないインタフェースを直通化する(1805)。この時点から、ホスト機器22 0はICカードチップ150に直接アクセスする(1806)。ホスト機器22 0がICカードチップ150への直接アクセスを終了し、MMC110の動作モードを再びMulti Media Card仕様に準拠した動作モードに戻す ときは、MMC110に復帰コマンドを発行する(1807)。すると、CPU 121は図17で示した端子割り付けを解除し、MMC110はMulti Media Card仕様に準拠した動作モードに戻る(1808)。そして、 CPU121は、ICカードチップ150を非活性化する(1809)。以上で、 処理は終了する(1810)。

図19は、図18のステップ1801~1806の過程において、MMC110およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図19において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I/O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。1905は、図3のコールドリセットの信号波形を示す。モード移行時刻1906は、動作モードがインタフェース直通モードに移る時刻を表す。

図19を参照して、ホスト機器220がMMC110の動作モードを

20 Multi Media Card仕様に準拠した動作モードからインタフェース直通モードに移しICカードチップ150に直接アクセスする過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に直通化コマンドを入力すると(1901)、CMD端子142から直通化コマンドのレスポンスが出力される(1902)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。次に、ホスト機器220はDAT端子147にパスワードを入力する(1903)。パスワード入力後、MMC110はDAT端子147にLレベルを出力し(1904)、ビジー状態であることをホスト機器220に示す。ビジー状態の間に、CPU121は、IC

カードチップ150をコールドリセットする(1905)。そして、モード移行 時刻1906において、動作モードをインタフェース直通モードに移す。このと きに、DAT端子147はLレベルからハイインピーダンス状態になる。これに より、ホスト機器220はビジー状態の解除を知ることができる。この時点から、 ホスト機器220はICカードチップ150に直接アクセスする。例えば、CL K1端子145にクロックを供給すると(1907)、CLK2端子153にそ のクロックが供給される(1908)。また、DAT端子147にICカードコ マンドを送信すると(1909)、I/O端子157にそのICカードコマンド が送信される(1910)。

10 図20は、図18のステップ1807~1810の過程において、MMC11 0およびICカードチップ150の外部端子の信号波形をシンプルに表したものである。図20において、時間の方向は左から右にとる。上の行から下の行に向かって、VCC1端子144、CMD端子142、CLK1端子145、DAT端子147、VCC2端子151、RST端子152、CLK2端子153、I / O端子157で観測される信号を表す。また、横方向の破線はそれぞれの信号の基準(Lレベル)を表す。モード復帰時刻2003は、動作モードがインタフェース直通モードからMulti Media Card仕様に準拠した動作モードに戻る時刻を表す。2004は、図6の非活性化の信号波形を示す。

図20を参照して、ホスト機器220がMMC110の動作モードをインタフ20 エース直通モードからMulti Media Card仕様に準拠した動作モードに戻す過程を説明する。なお、MMC110のVCC1端子144には3V(VCC2端子151の標準電圧)が供給されている。ホスト機器220がCMD端子142に復帰コマンドを入力すると(2001)、CMD端子142から復帰コマンドのレスポンスが出力される(2002)。このレスポンスは、MMC110がコマンドを受信したことをホスト機器220に伝えるものである。そして、モード復帰時刻2003において、MMC110はDAT端子147にLレベルを出力してビジー状態であることをホスト機器220に示し、それと同時に動作モードをMulti Media Card仕様に準拠した動作モードに戻す。ビジー状態の間に、CPU121は、ICカードチップ150を非活性化

する(2004)。そして、MMC110は、DAT端子147をハイインピーダンス状態にし(2005)、復帰コマンドの処理が完了したことをホスト機器220に示す。これ以後、ホスト機器220はICカードチップ150に直接アクセスできない。ホスト機器220が、CLK1端子145にクロックを供給しながらCMD端子142に何らかのメモリカードコマンドを送信した場合、ICカードチップ150にそのクロック信号(2006)は伝わらない。2001や2002においてホスト機器220がCLK1端子145に供給するクロック信号は、ICカードチップ150のCLK2端子153にも伝わるが、DAT端子147がハイインピーダンス状態であるため、ICカードチップ150がICカードコマンドを誤って認識することはない。

図21において、セキュリティ処理ステータス領域2116には、ICカードチップ150によるセキュリティ処理の進捗状況を示す情報を格納する。CPU121は、この情報をセキュリティ処理の実行中に更新することができる。例えば、セキュリティ処理の途中でMMC110への電源供給が停止した場合、電源15 供給再開時にCPU121がこの情報をリードして参照すれば、セキュリティ処理を中断した段階から再開することができる。

本発明の実施形態によれば、メモリカード外部からICチップの駆動クロックを直接供給しないため、ICチップの処理時間を正確に計測できず、また、処理の実行タイミングや順序の検出が困難になる。さらに、異常な駆動クロックを供20 給することができず、演算エラーを発生させるのが困難になる。したがって、タイミング解析、電力差分解析、故障利用解析攻撃法に対するセキュリティが向上する。

本発明の実施形態によれば、メモリカード外部からICチップの制御方式を自由に設定できる。例えば、高速処理が要求されるならば、ICチップの駆動クロックの周波数を高くした制御方式を設定し、低消費電力が要求されるならば、ICチップの駆動クロックの周波数を低くしたり、ICチップの駆動クロックを適度に停止させる制御方式を設定することができる。したがって、セキュリティシステムの要求する処理性能に柔軟に対応したセキュリティ処理が実現できる。

本発明によれば、ICチップによるセキュリティ処理に必要なデータや、IC

チップを管理するための情報を、フラッシュメモリに保持することができる。 したがって、セキュリティ処理の利便性を向上させることができる。

本発明の実施形態によれば、MMCの製造者や管理者が、MMC内部のICチップに直接アクセスすることができる。したがって、MMC内部のICチップの 初期化やメンテナンスを、従来のICカードと同様な方法で実現できる。

本発明の実施形態によれば、フラッシュメモリチップを備えたMMCに、セキュリティ機能を追加する場合、セキュリティ評価機関の認証を予め受けたICカードチップ追加搭載することによって、セキュリティ評価機関によるMMCの認証が不要となるため、MMCの開発期間又は製造期間が短縮する。

#### 10 産業上の利用可能性

本発明によれば、記憶装置のセキュリティを向上するという効果を奏する。本発明によれば、記憶装置の製造が簡略化されるという効果を奏する。

上記記載は実施例についてなされたが、本発明はその精神と添付クレームの範囲内で種々の変更および修正をすることができることは当業者に明らかである。

### 請求の範囲

データを記憶可能なフラッシュメモリチップと、前記フラッシュメモリチップへの前記データの読み書きを制御するコントローラとを備えたメモリカード
 において、

認証機関によって予め認証されたICチップを備え、

前記コントローラは、前記 I Cチップを制御可能であるメモリカード。

2. 請求の範囲第1項に記載のメモリカードにおいて、

前記 I Cチップは、当該メモリカードが接続可能な外部のホスト機器からのコ 10 マンドを、前記コントローラを介して受信するメモリカード。

3. データを記憶するための記憶装置において、

前記データを記憶可能なメモリと、前記データを記憶可能でかつ前記データの セキュリティ処理を実行可能な処理装置と、外部のホスト機器からのコマンドに 基づいて、前記メモリと前記処理装置とを制御するコントローラとを備えた記憶 15 装置。

4. 請求の範囲第3項に記載の記憶装置において、

前記コントローラは、前記ホスト機器からの前記コマンドに前記データのセキュリティ処理に関する情報が含まれていた場合に、前記処理装置を選択し制御する記憶装置。

20 5. 請求の範囲第3項に記載の記憶装置において、

前記データのセキュリティ処理は、前記データの暗号化又は復号化のための処理を含む記憶装置。

6. 請求の範囲第3項に記載の記憶装置において、

前記コントローラは、前記メモリが解釈可能な第1のコマンドを前記ホスト機 25 器から受信し、予め定められたルールに従って、前記第1のコマンドを、前記処 理装置が解釈可能な第2のコマンドへ変換し、前記第2のコマンドを前記処理装 置へ送信する記憶装置。

7. 請求の範囲第3項に記載の記憶装置において、

前記メモリは、前記コントローラが前記処理装置への前記データの書き込み要

求を前記ホスト機器から受信した場合に、前記データが前記処理装置へ書き込まれるためのバッファとして利用される記憶装置。

8. 請求の範囲第3項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求されたデータのサイズ 5 に応じて、前記メモリをバイパスして前記処理装置に前記データを送信するか又 は前記メモリに一旦記憶させた後に前記処理装置へ前記データを送信するかを決 定する記憶装置。

9. 請求の範囲第8項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求されたデータのサイズ 10 が、前記処理装置が受信可能な許容データサイズ以上の場合に、前記メモリに一 旦記憶させた後に前記処理装置へ前記データを送信する記憶装置。

10. 請求の範囲第8項に記載の記憶装置において、

前記コントローラは、前記ホスト機器から書き込み要求されたデータのサイズ が、前記処理装置が受信可能な許容データサイズ以下の場合に、前記メモリをバ イパスして前記処理装置に前記データを送信する記憶装置。

11. 請求の範囲第3項に記載の記憶装置において、

前記メモリは、

前記ホスト機器からアクセス可能な第1の記憶領域と、

前記ホスト機器からのアクセスが制限され、かつ、前記コントローラと前記処 20 理装置の少なくとも1つからの要求に応じて、前記処理装置によって利用される データを記憶するための第2の領域とを備える記憶装置。

12. 請求の範囲第11項に記載の記憶装置において、

前記処理装置によって利用されるデータは、当該処理装置を制御するためのパラメータと、当該処理装置の環境設定のための情報と、当該処理装置を制御するためのクロックを設定するための情報と、当該処理装置がセキュリティ処理を実行するためのステータスとの、少なくとも1つを含む記憶装置。

13. 請求の範囲第3項に記載の記憶装置において、

前記コントローラは、前記処理装置を駆動するための駆動クロックを生成する 記憶装置。

14. 請求の範囲第13項に記載の記憶装置において、

前記コントローラは、前記処理装置を駆動するための電力を生成する記憶装置。

15. 請求の範囲第14項に記載の記憶装置において、

前記コントローラは、前記処理装置を停止する場合に、前記処理装置への前記 5 電力の供給を維持したまま、前記処理装置への前記駆動クロックの供給を停止す る記憶装置。

16. 請求の範囲第13項に記載の記憶装置において、

前記コントローラは、前記ホスト機器からの処理要求が低速である場合の前記 駆動クロックの周波数よりも、前記ホスト機器からの処理要求が高速である場合 の前記駆動クロックの周波数を大きくする記憶装置。

- 17. 外部のホスト機器からのデータを記憶可能なフラッシュメモリチップと、 前記フラッシュメモリチップへの前記データの読み書きを制御するコントローラ と、前記コントローラと前記ホスト機器とを接続するための外部端子とを備えた メモリカードにおいて、
- 15 前記ホスト機器からのデータを処理し、記憶するための I Cチップを備え、 前記 I Cチップのグランド端子は、前記外部端子に接続され、

前記ICチップの電源入力端子とリセット入力端子とクロック入力端子とデータ入出力端子は、前記コントローラに接続されるメモリカード。

- 18. 請求の範囲第17項に記載のメモリカードにおいて、
- 20 前記フラッシュメモリチップの電源端子とグランド端子は、前記外部端子に接続され、

前記フラッシュメモリチップのデータ入出力端子とレディ/ビジー端子とチップイネーブル端子とアウトプットイネーブル端子とライトイネーブル端子とクロック端子とリセット端子とは、前記コントローラに接続されるメモリカード。


25 19. 外部のホスト機器からのデータを記憶可能なメモリと、前記ホスト機器からの要求に応じて前記メモリへのアクセスを制御するコントローラとを備えた記憶装置において、

前記ホスト機器からのデータを処理し、記憶する処理装置を備え、

前記コントローラは、前記処理装置への電源供給が停止している場合に、前記

処理装置への電源供給開始を指示し、その後、前記処理装置への前記処理装置を 駆動するための駆動クロックの供給開始を指示し、その後、前記処理装置のデー タ入出力端子をプルアップ状態とし、その後、前記処理装置へ供給するリセット 信号をハイレベル状態とし、

5 前記コントローラは、前記処理装置へ電源が供給されている場合に、前記処理 装置へ前記駆動クロック供給を停止し、前記リセット信号をローレベル状態とし、 前記データ入出力端子をプルアップ状態とし、前記リセット信号をハイレベルと する記憶装置。






FIG.3




FIG.4







FIG.5



6/27

FIG.6






# E C C

ICカード制御パラメータ	ンカード制御パルメータ	ICカードに対する処理
A:	A=0	MMCのパワーオン時に,何もしない
Ą	A=1	MMCのパワーオン時に, リセット
A:	A=2	MMCのパワーオン時に, リセットと環境設定
A	A=3	MMCのパワーオン時に、リセットと環境設定し、非活性化
B	B=0	MMCの初期化時に,何もしない
	C=1	MMCの初期化時に, リセット
B=1	C=2	MMCの初期化時に、リセットと環境設定
	C=3	MMCの初期化時に, リセットと環境設定し, 非活性化
t.	C=2	MMCの初期化時に, 環境設定
7=q	C=3	MMCの初期化時に, 環境設定し, 非活性化
B	B=3	MMCの初期化時に, 活性状態ならば, 非活性化
D:	D=0	セキュリティ処理後に、非活性化しない
Ď	D=1	セキュリティ処理後に、非活性化する

FIG.9






FIG.11








FIG.12















FIG.17



**FIG.18** 











FIG.21




22/27





23/27




24/27









## INTERNATIONAL SEARCH REPORT

International application No. PCT/JP02/05236

A. CLASS Int.	SIFICATION OF SUBJECT MATTER C1 <sup>7</sup> G06K19/073, G06F12/14					
According to	According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	S SEARCHED					
Minimum documentation searched (classification system followed by classification symbols)  Int.Cl <sup>7</sup> G06K19/00-19/18, G06F12/14						
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922–1996 Toroku Jitsuyo Shinan Koho 1994–2002 Kokai Jitsuyo Shinan Koho 1971–2002 Jitsuyo Shinan Toroku Koho 1996–2002						
Electronic d	ata base consulted during the international search (nan	ne of data base and, where practicable, sea	rch terms used)			
C. DOCUI	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	opropriate, of the relevant passages	Relevant to claim No.			
X	& FA 2686170 A1 & EP & SG 52681 A & US		1-6,17,18 7-16,19			
А	JP 8-55200 A (NTT Data Commu Corp.), 27 February, 1996 (27.02.96), Full text; all drawings (Family: none)	_	1-19			
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.				
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "E" "&"		later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report  24 September, 2002 (24.09.02)				
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/05236

Box I	Observations where certain claims were found unsearchable (Continuation of item 1 of first sheet)
	ernational search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons:
1.	Claims Nos.:
	because they relate to subject matter not required to be searched by this Authority, namely: .
2.	Claims Nos.:
	because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically:
3.	Claims Nos.:
, L.,	because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a).
	Observations where unity of invention is lacking (Continuation of item 2 of first sheet)
Cla authe Cla secur Cla Cla prese	emational Searching Authority found multiple inventions in this international application, as follows: ims 1 and 2 relate to an IC chip including a device authenticated by an entication organization. ims 3 to 16 relate to a device including a processor capable of executing rity processing. ims 17 and 18 relate to a device associated with terminal connections. im 19 relates to a device for controlling a processor according to ence/absence of power supply. se four groups of inventions are not so linked as to form a single general ative concept.  As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims.
2.	As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee.
3.	As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.:
4.	No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.:
namark	on Protest The additional search fees were accompanied by the applicant's protest.
Acma,	
	No protest accompanied the payment of additional search fees.

発明の属する分野の分類(国際特許分類(IPC)) Int.Cl<sup>7</sup> G06K19/073, G06F12/14 B. 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int.Cl<sup>7</sup> G06K19/00-19/18, G06F12/14 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 1971-2002年 日本国公開実用新案公報 日本国登録実用新案公報 1994-2002年 日本国実用新案登録公報 1996-2002年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) C. 関連すると認められる文献 引用文献の 関連する カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 X .TP 5-314013 A(ジェムプリュス カード アンテルナショナル ソシ 1-6, 17, 18 Α エテ アノニム) 7-16, 19 1993.11.26,全文,全図 & DE 69327181 D & FR 2686170 A & FA 2686170 A1 & EP 552079 A1 & SG 52681 A & US 5875480 A & ES 2142337 T & DE 69327181 T & US 6182205 B1 JP 8-55200 A(エヌ・ティ・ティ・データ通信株式会社) A 1 - 191996.02.27,全文,全図(ファミリーなし) C欄の続きにも文献が列挙されている。 ┃ ┃ パテントファミリーに関する別紙を参照。 \* 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「丁」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 .以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」ロ頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 24.09.02 04.09.02 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 5N 8022 日本国特許庁 (ISA/JP) 奥村 元宏 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3545

	請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
法第8条	条第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作
成しなか	Pった。
1.	請求の範囲は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、
2.	請求の範囲は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. 🗌	請求の範囲 は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。
第Ⅱ欄	発明の単一性が欠如しているときの意見(第1ページの3の続き)
	述べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
計	青求項1~2は、ICチップに認証機関によって予め認証されたものを備えることに係る
もの	つであり、
請	f求項3~16は、セキュリティ処理を実行可能な処理装置を備えることに係るものであ
り、 請 請	情求項17〜18は、端子の接続関係に係るものであり、 情求項19は、電源供給の有無に基づく処理装置のコントロールに係るものであり、 これら4つの発明群は単一の一般的発明概念を形成するように連関していない。
1. X	出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
	の範囲について作成した。
2.	追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追 加調査手数料の納付を求めなかった。
3.	出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
4. 🗍	・ 出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。
追加調査	至手数料の異議の申立てに関する注意
	追加調査手数料の納付と共に出願人から異議申立てがあった。
X	追加調査手数料の納付と共に出願人から異議申立てがなかった。